DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8478322

Basic Patent (No,Kind,Date): JP 63314862 A2 881222 <No. of Patents: 001>

MANUFACTURE OF THIN-FILM TRANSISTOR (English)

Patent Assignee: NIPPON ELECTRIC CO Author (Inventor): SUKEGAWA OSAMU

IPC: *H01L-027/12; H01L-029/78 Derwent WPI Acc No: C 89-042888 JAPIO Reference No: 130160E000146 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63314862 A2 881222 JP 87151792 A 870617 (BASIC)

Priority Data (No,Kind,Date): JP 87151792 A 870617 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02697962 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.:

63-314862 [JP 63314862 A]

PUBLISHED:

December 22, 1988 (19881222)

INVENTOR(s): SUKEGAWA OSAMU

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-151792 [JP 87151792]

FILED:

June 17, 1987 (19870617)

INTL CLASS:

[4] H01L-027/12; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 744, Vol. 13, No. 160, Pg. 146, April

18, 1989 (19890418)

ABSTRACT

PURPOSE: To enable a semiconductor interface to be annealed optically, by forming a gate electrode of a transparent conductor on a transparent insulating material, and then applying light for heat treating the semiconductor layer.

CONSTITUTION: A gate electrode 2 of a transparent conductor is formed on a glass substrate 1. Subsequently, a silicon nitride film 3 for providing a gate insulating film and an amorphous silicon film 4 are formed thereon. The amorphous silicon film 4 is etched so as to be left only on an element forming region and then a drain electrode 5 and a source electrode 6 are formed of aluminum. Double harmonics beam 7 is applied by a Q-switched YAG laser to the substrate 1 of the thin-film transistor. The incident laser beam passes through the substrate 1, electrode 2 and film 3 and absorbed by the interface between the films 4 and 3. Accordingly, annealing can be performed very efficiently.

⑩特許出願公開

⑫公開特許公報(A)

昭63-314862

@Int.Cl.⁴

證別記号

庁内整理番号

④公開 昭和63年(1988)12月22日

H 01 L 27/12

311

A - 7514-5F Y - 7925-5F

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称

薄膜トランジスタの製造方法

到特 顧 昭62-151792

空出 願 昭62(1987)6月17日

砂発明 者

助川

統

東京都港区芝5丁目33番1号 日本電気株式会社内

②出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

②代理人 弁理士内原 晋

明 田 書

1. 発明の名称

準謀トランジスタの製造方法。

2. 特許請求の範囲

- 1. 透明絶殺物上に形成された逆スタガード構造 機能トランジスタの製造方法において、前記透明絶縁物上にゲート域係を透明導電体で形成し、 をの上に半導体層形成した後、相記透明絶縁物 個からの先照射により前記半導体層の熱処理を 行なりことを特徴とする博興トランジスタの製造方法。
- 2 前記照射される光がYAGレーザーの第2高 調波であることを特徴とする特許請求の範囲第 1項記載の零線トランジスタの製造方法。

3. 発明の詳細な説明

〔 産業上の利用分野〕

本発明は薄傷トランジスタの製造方法に関し、

特化逆スタガード構造薄膜トランジスタの光アニ ーリングに関する。

〔従来の技術〕

アモルファスシリコン多数品シリコン等を用いた薄膜トランジスタにおいて、光特に強力なレーサー光を用いて半導体膜をアニールし、膜質を改善できることは当楽者の間では周知の事実である。アニールに用いられる光の波長は半導体膜に効率よく吸収されるという条件から、波長800mm以下の可視・紫外領域のものが用いられる。

従来の薄膜トランジスタにおいて、ゲート電板は、金属・低抵抗ポリシリコン等で形成され、とれらの材料は可視・紫外領域の光に対し不透明であるため、アニーリングはゲート電極の形成前に行えわれる。

〔発明が解決しようとする問題点〕

上述した従来の称談トランジスタアニーリング プロセスはゲート電極の形成前に行なり必要がある。 薄膜トランジスタの構造にはいくつかのタイ プがあるが、トランジスタ特性かよびその信頼性

特開昭63-314862(2)

の点で乗っとも秀れているものは、逆スチガード 構造と呼ばれる第1図に示されるものである。こ のチィブではまずゲート電極2が形成され、次に ゲート絶縁襲3。半導体機4が形成されるため、 半導体概4のりちトランジスチ特性を支配するゲ ート絶縁襲3との界面はゲート電極2によって遮 光された状態になっており、半導体界面の光によ るフニーリングは行なりことができない。

(問題点を解決するための手段)

本発明の薄膜トランジスタは、透明導電膜によるゲート電極を有してかり、ゲート形成後の光ア ニーリング処理を行なりプロセスを経て形成される。

(作用)

本発明化よれば、透明等電体化よるゲート電極 は、可視光を透過させるため、ゲート電極調から の光照射によるアニーリングを行なうことができ 逆スメガード構造薄膜トランジスタの光アニーリ ングが可能となる。

(実施費)

板側からQ スイッチ Y A G レーザーの 2 倍度 7 を 脈射する。 レーザー光はガラス基板 1 . ゲート 電 板 2 、塩化 シリコン膜 3 を通過し、アモルファス シリコン膜 4 の塩化シリコン膜 3 昇面部分に吸収 され、効率的なアニーリングが行なえる。

第3関は本発明の他の実施例によるアニーリング工程の新面関である。ガラス基板1にITOによる透明ゲート電極2が形成され、強化ショコン級3、アモルファスシリコン4を成蹊した直接にQスイッチYAGレーザーの第2高純液7を照射する。との実施例では、アモルファスシリコン額4が全面についているため、アニールが均一に行なえる利点がある。

(発明の効果)

以上説明したように、本発明はガラス基板上に 透明等電視をゲート電板として遊スタガー型アモ ルファスシリコン薄膜トランジスタを形成しガラ ス基板質から可視光による尤アニーリング処理を 行まう事によりアモルファスシリコン族の観覚を 改 し、トランジスタ特性を良好なものとすると

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例により得られる薄膜 トランジスタの断面図である。図示される薄膜ト ランジスタは以下の工程によって作製される。ガ ラス基板 1 上に透明導端体によりゲート電板 2 が 形成され、彼いてゲート絶縁膜となる塩化シリコ ン膜3.アモルファスシリコン饃4が形成され、 素子部にのみアモルファスシリコン4を残すエッ ナンダ加工を行なった後、ドレイン 5 及びソース 電極6がアルミニウムによって形成される。第2 因はガラス基板ー透明導電膜ー電化シリコン膜積 層物なよびアモルファスシリコンの吸収率の皮長 依存性を示したものであり、皮及400~700nm 程度の光に対しては、前者3層積層物は透明であ りアモルファスシリコンは吸収係数が高い。この 波長帝の強力な元源としては、QスイッチYAG レーザーの2倍波(波長532mmである第2高調 皮)がある。

第1図に示した常模トランジスタのアニールは 次の様に行なえる。 薄膜トランジスタのガラス基

とができる効果がある。


4. 図遅の簡単な説明


11 図は本発明の一実施例により得られる神経 トランジスタの断面図、第2図はガラス基板/透明準電機/電化シリコン構3階級及びアモルファ スシリコンの吸収率の減長依存性を示すグラフ、 第3 図は本発明の他の実施例のアニーリング工程 を示す断面図である。

1 ……ガラス装板、2 ……透明準定体化よるゲート電極、3 ……磁化シリコン模、4 ……アモルファスシリコン模、5 ……ドレイン電極、6 ……ソース電極、7 ……Q スイッテ Y A G レーザーの 第 2 高調皮。

代達人 弁理士 内原








第1図

第2図



第3図